



(12)发明专利

(10)授权公告号 CN 107808364 B

(45)授权公告日 2020.07.28

(21)申请号 201610811444.2

审查员 孟圆

(22)申请日 2016.09.08

(65)同一申请的已公布的文献号

申请公布号 CN 107808364 A

(43)申请公布日 2018.03.16

(73)专利权人 北京大学

地址 100871 北京市海淀区颐和园路5号

(72)发明人 罗国杰 张文泰 姜明

(74)专利代理机构 北京万象新悦知识产权代理

有限公司 11360

代理人 黄凤茹

(51)Int.Cl.

G06T 3/40(2006.01)

G06T 7/38(2017.01)


权利要求书2页 说明书7页 附图4页

(54)发明名称

基于多FPGA的医学图像分块重建系统及其方法

(57)摘要

本发明公布了一种一种基于多FPGA的医学图像分块重建系统和方法,重建系统包括接入统一互联网的控制单元、多个FPGA处理单元和用来连接FPGA的连接部件。重建方法利用上述医学图像分块重建系统,通过图像内容的划分和测量数据的拟合方法,对图像内容f和测量数据g分别进行划分为图像分块f_i和测量数据分块g_i,同时在求解过程中对测量数据分块g_i进行自我更新,由此将现有图像重建方法改进为新的分块重建方法。本发明技术方案基于多FPGA互连实现对任意大小的医学图像的高能效重建,能够取得高能效的加速效果,可以充分适应未来高分辨率图像重建的需求。



1. 一种基于多FPGA的医学图像分块重建方法, 利用包括接入统一互联网络的控制单元、多个FPGA处理单元和用来连接FPGA的连接部件的医学图像分块重建系统, 通过图像内容的划分和测量数据的拟合方法, 对图像内容 f 和测量数据 g 分别进行划分为图像分块 f_i 和测量数据分块 g_i , 同时在求解过程中对测量数据分块 g_i 进行自我更新, 由此将现有图像重建方法改进为新的分块重建方法; 包括如下步骤:

- A. 初始化图像内容 f , 图像分块 f_i 的数量为 m ;
- B. 初始化分块信息, 对不同分块 f_i 的边界设置缓冲区;
- C. 将各个分块 f_i 依次载入到相对应的FPGA处理单元中;
- D. 通过以下步骤迭代求解图像内容 f :
 - D1. 相邻的各个 f_i 将各自的边界信息互相传输, 更新各个分块的边界缓冲区;
 - D2. 利用异步并行迭代方法, 根据 f_i 和 g_i 更新各个 f_i 的值;
 - D3. 根据新的 f_i , 利用块图像投影值迭代估计方法更新 g_i ;
 - D4. 如果数据仍然不收敛, 则跳转D1;
- E. FPGA处理单元向控制单元输出各自的结果 f_i ;
- F. 控制单元综合 f_i , 输出结果 f 。

2. 如权利要求1所述分块重建方法, 其特征是, 所述控制单元包括数据发送模块、数据接收模块、命令发送模块、响应接收模块、互联控制模块和计算同步模块; 当所述图像分块 f_i 的数量 m 超过所述FPGA处理单元的数量时, 通过所述控制单元的计算同步模块来控制所述FPGA处理单元。

3. 如权利要求1所述分块重建方法, 其特征是, 所述现有图像重建算法包括代数重建方法和迭代式算法。

4. 如权利要求1所述分块重建方法, 其特征是, 进行自我更新采用的方法为Kullback-Leibler差异的正则化方法。

5. 一种实现权利要求1~4任一项所述分块重建方法的医学图像分块重建系统, 包括接入统一互联网络的控制单元、多个FPGA处理单元和用来连接FPGA的连接部件, 所述系统基于多FPGA互连实现对任意大小的医学图像的高能效重建。

6. 如权利要求5所述的系统, 其特征是, 所述互联网络采用总线式的主从分布结构。

7. 如权利要求5所述的系统, 其特征是, 所述的控制单元由软件或硬件方式实现; 所述的控制单元为具有调度与传输数据能力的中央处理器、嵌入式处理器或者位于FPGA上的软处理器。

8. 如权利要求5所述的系统, 其特征是, 所述的控制单元包括数据发送模块、数据接收模块、命令发送模块、响应接收模块、互联控制模块和计算同步模块; 所述数据发送模块用于向FPGA处理单元发送图像和测量数据; 所述数据接收模块从FPGA处理单元获取数据, 用来在每个迭代阶段进行测量数据 g_i 的更新; 所述命令发送模块用于在迭代过程中驱动不同的FPGA处理单元; 所述响应接收模块用来记录FPGA处理单元的运行状态; 所述互联控制模块用来在物理层面连接控制单元和FPGA处理单元; 所述计算同步模块, 在每轮迭代完成之后, 更新每个迭代阶段进行测量数据 g_i 。

9. 如权利要求5所述的系统, 其特征是, 所述的FPGA处理单元是一个FPGA; 或者通过FPGA划分的方法, 由多个FPGA充当; 所述FPGA处理单元包含数据接收模块、数据传输模块和

互联控制模块;所述数据接收模块用来接收从控制单元发送过来的数据;所述数据传输模块用来向控制单元发送数据,并和其他FPGA处理单元进行通信;所述互联控制模块用于控制和其他FPGA的通信。

10. 如权利要求5~9任一项所述的系统,其特征是,当单个的FPGA处理单元内部存在多个计算单元PE时,每个PE内部包括存储单元和计算模块。

基于多FPGA的医学图像分块重建系统及其方法

技术领域

[0001] 本发明涉及图像重建技术,具体涉及一种多FPGA(Field-Programmable Gate Array,现场可编程门阵列)的医学图像快速分块重建系统及其方法。

背景技术

[0002] 目前,在医学图像领域中,对快速图像重建的需求从算法出现的第一天起就一直存在。在临床治疗中,基于X射线的计算机断层成像技术(X-ray Computed Tomography, XCT)的重建算法被广泛的应用。目前的迭代式XCT算法具有数据量大、计算复杂度高和重建时间长的种种问题。因此,XCT图像重建速度是非常重要的指标。目前,对XCT重建的加速研究是该领域的热点和难点。

[0003] 近年来,研究热点主要集中于采用FPGA(Field-Programmable Gate Array,现场可编程门阵列)、GPU(Graphics Processing Unit,图形处理器)等一系列硬件的加速方法。FPGA是一种通用的可编程器件,其可定制性和可重构性使得其具有很高的灵活性。目前,利用FPGA实现医学图像的快速重建,是该领域的重要研究方向。

[0004] 在FPGA加速XCT重建的研究中,一个普遍存在的问题是如何对大规模的图像进行存储和访问。早先的研究主要是通过外部的大容量存储器和计算模块进行交互,来达到避免在FPGA中存储数据的效果。这种方法受限于通信带宽、数据重用率等因素,不能完全发挥出FPGA本身块状RAM的速度优势。

[0005] 近年来FPGA技术取得了飞速的发展,已经可以面向较为复杂的计算密集型应用。在最新的商业FPGA套件中,集成有丰富的可配置逻辑块资源(Configurable Logic Block, CLB)、DSP单元、块状RAM(Random Access Memory,随机存取存储器)。同时,为了方便用户编写、调试,各FPGA厂商也推出了高层次综合工具(如Xilinx公司的Vivado HLS),让定制变得更容易。虽然单FPGA芯片已经可以取得比较好的性能,但是受到半导体工艺的限制,器件的性能提高也受到限制;同时,上述现有方法难以适应未来高分辨率图像重建的需求,并行度低下,无法取得高能效的加速效果。

发明内容

[0006] 为了克服上述现有技术的不足,本发明提供一种基于多FPGA的分布式图像重建系统和一种基于多FPGA的医学图像分块重建方法,该系统基于分块式的图像重建算法,突破目前FPGA片上内存(块状RAM)对可重建XCT图像大小的限制。该发明可实现对任意大小的XCT图像的基于多FPGA互连技术的高能效重建。

[0007] 为配合多FPGA芯片的设计,针对多FPGA的快速重建算法(重建算法包括代数、迭代等方法),本发明方法引入了基于多FPGA的并行计算技术,建立新的重建算法,其中需要对f和g分块。为了保证分块的正确性,本发明采用块图像投影值迭代估计的方法来更新g。本发明方法是一种能够克服单硬件的性能限制、满足XCT的高性能需求提供了一种非常好的解决方案。

[0008] 本发明约定如下XCT图像重建术语、记号和变量定义：

[0009] f :XCT图像重建的目标图像；

[0010] g :XCT中原始的测量数据；

[0011] m :整个图像被分割成相同大小的 m 块；

[0012] f_i :分块图像,也就是分块重建算法中,被分割的图像,包含 f_1 到 f_m 。 f_i 之间的交集为空,并集为 f (不重复、不遗漏地覆盖整个 f)；一般而言,获取 f_i 的分割方法就是在每个维度上做等份的切割。

[0013] g_i :分块投影数据,在分块重建算法中,相当于是被分割的测量数据,包含 g_1 到 g_m 。一个 g_i 对应于一个 f_i ,实际上就是 f_i 这一部分对应的测量数据。

[0014] 本发明提供的技术方案是：

[0015] 一种医学图像分块重建系统,包括接入统一互联网络的控制单元、多个FPGA处理单元和用来连接FPGA的连接部件,所述系统基于多FPGA互连实现对任意大小的医学图像的高能效重建。

[0016] 针对上述医学图像分块重建系统,进一步地,所述互联网络采用总线式的主从分布结构。

[0017] 针对上述医学图像分块重建系统,进一步地,所述的控制单元由软件或硬件方式实现;所述的控制单元为具有调度与传输数据能力的中央处理器、嵌入式处理器或者位于某块FPGA上的软处理器。

[0018] 针对上述医学图像分块重建系统,进一步地,所述的控制单元包括数据发送模块、数据接收模块、命令发送模块、响应接收模块、互联控制模块和计算同步模块;所述数据发送模块用于向FPGA处理单元发送图像和测量数据;所述数据接收模块从FPGA处理单元获取数据,用来在每个迭代阶段进行测量数据 g_i 的更新;所述命令发送模块用于在迭代过程中驱动不同的FPGA处理单元;所述响应接收模块用来记录FPGA处理单元的运行状态;所述互联控制模块用来在物理层面连接控制单元和FPGA处理单元;所述计算同步模块,在每轮迭代完成之后,更新每个迭代阶段进行测量数据 g_i 。

[0019] 针对上述医学图像分块重建系统,进一步地,所述的FPGA处理单元是一个FPGA;或者通过FPGA划分的方法,由多个FPGA充当;所述FPGA处理单元包含数据接收模块、数据传输模块和互联控制模块;所述数据接收模块用来接收从控制单元发送过来的数据;所述数据传输模块用来向控制单元发送数据,并和其他FPGA处理单元进行通信;所述互联控制模块用于控制和其他FPGA的通信。

[0020] 更进一步地,当单个的FPGA处理单元内部存在多个计算单元PE时,每个PE内部包括存储单元和计算模块。

[0021] 本发明还提供一种基于多FPGA的医学图像分块重建方法,利用上述包括接入统一互联网络的控制单元、多个FPGA处理单元和用来连接FPGA的连接部件的医学图像分块重建系统,通过图像内容的划分和测量数据的拟合方法,对图像内容 f 和测量数据 g 分别进行划分为图像分块 f_i 和测量数据分块 g_i ,同时在求解过程中对测量数据分块 g_i 进行自我更新,由此将现有图像重建方法改进为新的分块重建方法;包括如下步骤：

[0022] A. 初始化图像内容 f ,图像分块 f_i 的数量为 m ;

[0023] B. 初始化分块信息,对不同分块 f_i 的边界设置缓冲区;

- [0024] C.将各个分块 f_i 载入到FPGA处理单元中;
- [0025] D.通过以下步骤迭代求解图像内容 f :
- [0026] D1.相邻的各个 f_i 将各自的边界信息互相传输,更新各个分块的边界缓冲区;
- [0027] D2.利用异步并行迭代方法,根据 f_i 和 g_i 更新各个 f_i 的值;
- [0028] D3.根据新的 f_i ,利用块图像投影值迭代估计方法更新 g_i ;
- [0029] D4.如果数据仍然不收敛,则跳转D1;
- [0030] E.FPGA处理单元向控制单元输出各自的结果 f_i ;
- [0031] F.控制单元综合 f_i ,输出结果 f 。
- [0032] 针对上述分块重建方法,进一步地,所述控制单元包括数据发送模块、数据接收模块、命令发送模块、响应接收模块、互联控制模块和计算同步模块;当所述图像分块 f_i 的数量 m 超过所述FPGA处理单元的数量时,通过所述控制单元的计算同步模块来控制所述FPGA处理单元,在不破坏同步的前提下,分批完成多出来的计算任务。
- [0033] 针对上述分块重建方法,进一步地,所述现有图像重建算法包括代数重建方法和迭代式算法;优选地,所述现有图像重建方法采用基于Mumford-Shah模型的重建方法。
- [0034] 针对上述分块重建方法,进一步地,,进行自我更新采用的方法为最小二乘法、正则化方法和使用了Kullback-Leibler差异的正则化方法中的一种。本发明实施例中,优选采用了使用了Kullback-Leibler差异的正则化方法。
- [0035] 为了保证图像的质量,在上述所有的流程中,数据均存储为浮点格式,所有涉及到图像内容的运算均为浮点计算。对于浮点数的位数没有限制。
- [0036] 与现有技术相比,本发明的有益效果是:
- [0037] 本发明提供一种基于多FPGA的分布式图像重建系统和一种基于多FPGA的医学图像分块重建方法,该系统基于分块式的图像重建算法,突破目前FPGA片上内存(块状RAM)对可重建XCT图像大小的限制。该发明可实现对任意大小的XCT图像的基于多FPGA互连技术的高能效重建。
- [0038] 本发明可实现对任意大小的医学图像(XCT图像)的基于多FPGA互连技术的高能效重建,可以充分适应未来高分辨率图像重建的需求,并且取得高能效的加速效果。目前尚无与本发明相同或者类似的可重建任意大小XCT图像的基于多FPGA的分块图像重建技术。相比现有的XCT图像重建方案,本发明具有如下的优势(包括但不限于):
- [0039] A.数据在完全计算结束之前,全部存在于FPGA片上的块状RAM中,最小化了数据传输量;
- [0040] B.所有的FPGA处理单元可以互不干扰的执行,具有非常高的并行度;同时,由于数据之间的依赖关系被消除,可以支持进一步的异步并行。

附图说明

- [0041] 图1是本发明实施例建立的基于多FPGA的分布式图像重建系统的连接拓扑示意图;
- [0042] 其中,控制单元和FPGA之间的连接采用PCI-e协议;FPGA处理单元采用VC707开发板,FPGA处理单元之间采用FMC XM104进行通信。
- [0043] 图2是本发明系统的控制单元结构示意图;

- [0044] 图3是本发明系统的FPGA处理单元示意图；
- [0045] 图4是本发明提供的图像分块重建方法的流程框图。
- [0046] 图5是本发明实施例中采用的分块示意图；
- [0047] 其中,整个图像的边长为 N ,各个小块的边长为 $N/2$; (a) 为FPGA处理单元1管理的区域; (b) 为FPGA处理单元2管理的区域; (c) 为FPGA处理单元3管理的区域; (d) 为FPGA处理单元4管理的区域。
- [0048] 图6本系统的重建结果示意图；
- [0049] 其中, (a) 为10次迭代的图像结果; (b) 为20次迭代的图像结果; (c) 为50次迭代的图像结果; (d) 为10次迭代的图像分割结果; (e) 为20次迭代的图像分割结果; (f) 为50次迭代的图像分割结果。

具体实施方式

- [0050] 下面结合附图,通过实施例进一步描述本发明,但不以任何方式限制本发明的范围。
- [0051] 本发明提供一种多FPGA的分布式图像重建系统,包括接入统一互联系统的控制单元、多个FPGA处理单元和用来连接FPGA的连接部件。系统采用总线连接的主从分布式结构,同时FPGA之间存在有必要的连接,用来辅助必要的的数据交换。
- [0052] 其中,控制单元可以由软硬件两种方式实现,具有调度、传输数据的能力。具体一点来说,控制单元可以由包含但不限于普通的中央处理器、嵌入式处理器或者位于某块FPGA上的软处理器实现。控制单元包括数据发送模块、数据接收模块、命令发送模块、响应接收模块、互联控制模块和计算同步模块;具体地:
- [0053] 数据发送模块,向FPGA处理单元发送图像和测量数据;
- [0054] 数据接收模块,从FPGA处理单元获取数据,用来在每个迭代阶段进行测量数据 g_i 的更新;
- [0055] 命令发送模块,在迭代过程中,驱动不同的FPGA处理单元;
- [0056] 响应接收模块,用来记录FPGA处理单元的运行状态;
- [0057] 互联控制模块,用来在物理层面连接控制单元和FPGA处理单元;
- [0058] 计算同步模块,在每轮迭代完成之后,更新 g_i 。
- [0059] 一个FPGA处理单元由一个FPGA充当,也可以通过FPGA划分的方法,由多个FPGA承担。FPGA处理单元包含数据接收模块、数据传输模块和互联控制模块;具体地:
- [0060] 数据接收模块,用来接收从控制单元发送过来的数据;
- [0061] 数据传输模块,用来向控制单元发送数据,并在必要的时候和其他FPGA处理单元进行通信;
- [0062] 互联控制模块,用于控制和其他FPGA的通信;
- [0063] 当单个的FPGA处理单元内部存在若干个计算单元(Processing Element, PE)时,每个PE内部有必要的存储单元和自身需要的计算模块。
- [0064] 本发明使用图像内容的划分和测量数据的拟合等方法,将已有的重建算法进行改进,变化为新的分块重建算法。新的重建算法对图像内容 f 和测量数据 g 都进行了划分;同时,在求解过程中需要对 g_i 进行自我更新。

[0065] 图像重建可采用异步并行迭代加速、块图像投影值迭代估计等算法进行优化。具体地,本发明中,图像重建采用了块图像投影值迭代估计来对 g_i 进行自我更新。块图像投影值迭代估计的引入,主要是为了将原有的一般性重建算法,修改为符合本发明所描述的分块重建算法。这种方法对 f 和 g 都进行了划分。这样每个FPGA处理单元只需要维护各自的 f_i 和 g_i 。为了保证在迭代的过程中,每个FPGA处理单元所管理的 g_i 能够继续对 f_i 的求解提供足够的帮助,其所管理的 g_i 应当和整体的 g 尽可能的接近。本发明描述的重建算法,在迭代求解的过程中,不断通过自我更新,来让 g_i 的和逼近 g 。自我更新所采用的方法包括最小二乘法、正则化方法、或者采用使用了Kullback-Leibler差异的正则化方法等。

[0066] 在本例子中,自我更新所采用的方法为使用了Kullback-Leibler差异的正则化方法;具体为式1:

$$[0067] \quad \min_{g_i} E[g_i] = \sum_{i=1}^m g_i \log \frac{g_i}{g_i'} \quad (\text{式 1})$$

[0068] 在式1中, g_i' 代表每轮迭代中,从更新的 f_i 利用R算子(XCT图像采样模型的矩阵表示)得到的临时测量数据,即 $g_i' = Rf_i$; g_i' 被用于更新下一轮迭代所需要的 g_i 。

[0069] 正则化方法的目的在于,将所有 g_i 的内容在求解中逐渐向 g 逼近。

[0070] 综合上述,本发明提供的多FPGA的医学图像快速分块重建方法的算法步骤如下:

[0071] A. 初始化图像内容 f ; 图像分块的数量为 m ;

[0072] B. 初始化分块信息 f_i , 对不同分块的边界设置缓冲区;

[0073] C. 将各个 f_i 载入到FPGA处理单元中;

[0074] D. 迭代求解 f :

[0075] D1. 更新各个分块的边界缓冲区(涉及到FPGA处理单元之间的数据传输,需要相邻的各个 f_i 将各自的边界信息互相传输);

[0076] D2. 利用异步并行迭代方法,根据 f_i 和 g_i 更新各个 f_i 的值;

[0077] D3. 根据新的 f_i , 利用块图像投影值迭代估计方法更新 g_i ;

[0078] D4. 如果数据仍然不收敛,则跳转D1;

[0079] E. FPGA处理单元向控制单元输出各自的结果 f_i ;

[0080] F. 控制单元综合 f_i , 输出结果 f 。

[0081] 图4是本发明提供的图像分块重建方法的流程框图。这里,分块的数量 m 可以超过FPGA处理单元的数量。FPGA的数量可能不足以对应到很多的分块数量,因此肯是多对一的关系。但是,需要控制单元的计算同步模块来控制FPGA处理单元,在不破坏同步的前提下,分批完成多出来的计算任务。

[0082] 为了保证图像的质量,在上述所有的流程中,数据均存储为浮点格式,所有涉及到图像内容的运算均为浮点计算。对于浮点数的位数,该系统没有限制。

[0083] 以下多FPGA的分布式图像重建系统的实施例中,图像重建系统的控制单元由工作站的处理器(Intel Xeon E2650)担任;FPGA处理单元由Xilinx VC707充任;控制单元和FPGA处理单元之间使用PCIe接口相连;FPGA处理单元之间的连接使用FMC XM104的SATA接口。

[0084] 在通常的XCT图像重建过程中,用户需要获取原始的测量数据 g ,来求解真实图像 f 。本例子中,采用二维的512大小的图像;测量数据包含180个采样投影,每个采样投影包含

768个探测器的信息。本实施例建立多FPGA的分布式图像重建系统,将图像分为4块,使用4个FPGA处理单元,各自独立完成计算。整个系统的结构如图1所示,4个FPGA处理单元通过总线和控制单元相连,同时FPGA处理单元之间通过FMC XM104的SATA接口相连接。

[0085] 数据传输部分是FPGA硬件加速系统设计中的关键部分。FMC XM104连接功能卡设计用于访问Xilinx FMC支持的开发板内FMC HPC连接器上的8个串行收发器。可以通过1个CX4 (x4收发器)、2个SATA (x2收发器)和8个SMA (x2收发器)连接器来访问这8个串行收发器。FPGA处理单元自身可以通过VC707的PCIe接口和控制单元进行数据传输和通信。

[0086] 在本例子中,用户使用工作站的处理器充当控制单元。如图2所示,所述的控制单元包括:数据发送模块,向FPGA处理单元发送图像和测量数据;数据接收模块,从FPGA处理单元获取数据,用来在每个迭代阶段进行分块投影数据 g_i 的更新;命令发送模块,在迭代过程中,驱动不同的FPGA处理单元;响应接收模块,用来记录FPGA的运行状态;互联控制模块,用来在物理层面连接控制单元和FPGA处理单元;计算同步模块,在每轮迭代完成之后,更新 g_i 。

[0087] 本例子中,使用Xilinx VC707FPGA作为其中的FPGA处理单元。如图3所示,所述的FPGA处理单元包含:数据接收模块,用来接收从控制单元发送过来的数据;数据传输模块,用来向控制单元发送数据,并在必要的时候和其他FPGA进行通信;假定单个的FPGA处理单元内部存在若干个PE,每个PE内部有必要的存储单元和自身需要的计算模块;互联控制模块,用于控制和其他FPGA的通信。这些模块需要预先编程并下载到FPGA上。

[0088] 在这个例子中,为了保证重建图像的质量,所有的数据均存储为32位浮点格式;同时,FPGA内部实现的计算均为浮点计算,以确保精度。

[0089] 对于本系统来说,重建方法的选择很多。用户可以采用直接的代数重建方法或者是使用迭代式的算法来求解。其中,直接的代数重建方法包括SART算法;迭代式的算法包括EM+TV算法 (Expectation Maximization+Total Variation,期望最大化算法)、Mumford-Shah的重建算法。为了展示具体的步骤,下面介绍迭代式算法中基于Mumford-Shah模型的重建方法具体如何被应用在本系统中。Mumford-Shah模型的公式为:

$$[0090] \quad MS(f, v) = \|Rf - g\|^2 + \alpha \int (v^2 + k_\epsilon) |\nabla f|^2 dx + \beta \int \epsilon |\nabla v|^2 + \frac{(1-v)^2}{4\epsilon} dx \quad (\text{式 } 2)$$

[0091] 其中,R代表XCT仪器的采样模型的矩阵表示; v 代表边界指示器,用于指示图像的边界所在。 v 的值越趋近于0,表示这个位置越接近边界。 α 、 β 和 k_ϵ 在Mumford-Shah模型中是两个经验参数,用户可以根据实际情况进行调整。

[0092] 在这个例子中,用户可以使用梯度下降方法或者共轭梯度等优化方法对目标函数进行求解,其公式为式5和式6:

$$[0093] \quad \nabla_f AT_\epsilon(f, v) = 2R^*(Rf - g) - 2\alpha \text{div}((v^2 + k_\epsilon)\nabla f) \quad (\text{式 } 3)$$

$$[0094] \quad \nabla_v AT_\epsilon(f, v) = 2\alpha |\nabla f|^2 v + \frac{\beta}{2\epsilon} (v - 1) - 2\beta \epsilon \Delta v \quad (\text{式 } 4)$$

[0095] 用户在迭代求解的过程中,需要利用这两个公式计算在解空间里的探索方向,反复对 f 和 v 进行更新。

[0096] 在FPGA处理单元中,将整个计算部分分为两个大块:访存模块和计算部分。访存模块用来接收计算部分的访存请求,并从FPGA处理单元自身的块状RAM中返回相应的结果;计

算部分承担计算Mumford-Shah模型目标函数的功能。在FPGA的具体实现中,用户可以将这两个部分进行流水线化,提高吞吐量;同时,可以复制这两个模块以在单个FPGA处理单元内部达到更好的并行优化的效果。

[0097] 接下来介绍如何根据发明内容中所描述的分块思路,对Mumford-Shah模型进行修改来应用到本系统中。符合本发明所描述的分块重建算法,对f和g都进行了划分。对一个二维图像的划分,如图5所示。这样每个FPGA处理单元只需要维护各自的 f_i 和 g_i 就可以了。为了保证每个FPGA处理单元的 f_i 和 g_i 能够帮助其输出有效的解,其所管理的 g_i 应当和整体的g尽量的拟合。本例子中,采用正则化的方法,通过求解式1,将所有 g_i 的内容在求解中逐渐向g逼近,从而得到解。

[0098] 经过数学推导之后,我们可以求解出如下的式子,用来指导 g_i 的更新

$$[0099] \quad g_j = \frac{g'_j}{\sum_{i=1}^m g'_i} g \text{ (式 5)}$$

[0100] 图4是本发明提供的图像分块重建方法的流程框图。完成执行整个算法步骤之后,输出结果f。最终的重建结果如图6所示,在经过足够次数的迭代(图中显示了10次、20次和50次迭代之后的结果)之后,取得了相当良好的重建结果。可以看到,在20次迭代后分块产生的伪影慢慢被消除;50次迭代之后伪影已经完全消失。同时,由于所有的数据在计算时均存放在FPGA处理单元中,访存的代价被降低到可以忽略不计。

[0101] 需要注意的是,公布实施例的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。




图1




图2




图3




图4




图5




图6