新闻动态

北京大学计算机系图灵班18级本科生郭资政，在高能效中心（CECA）林亦波老师课题组科研实习期间提出利用GPU加速静态时序分析（STA）方案。论文被芯片设计自动化（EDA）领域顶会ICCAD接收（2020年11月4日线上报告），报告视频已上传B站（末尾附链接）。

论文内容概要

在时序逻辑芯片设计中，组合逻辑的延迟需要符合寄存器对输入端数据准备时间的要求，在时钟上升沿到来以前一段时间，输入端的数据要保持稳定；在时钟上升沿到来以后，输入端的数据仍要保留一段时间不变，也就是寄存器之间的组合逻辑不可以过快，也不可以过慢。对时序的违反将会导致芯片工作不稳定或运算结果出现错误。因而，在集成电路设计自动化中，对电路进行时序分析，对保证芯片设计的正确性、提高芯片的工作效率至关重要。

时序分析通常会被放到设计自动化步骤（比如布局和布线）的内层循环中作为优化的目标，因而会被大量多次运行，而对于超大规模集成电路，其基本元件个数通常为千万级别，这使得静态时序分析步骤占用了大量时间，成为了设计自动化步骤中的一个瓶颈，因而，如何加速这一步骤的运行，就成为了一个亟待解决的问题。

本论文设计并实现了使用GPU加速计算的集成电路静态时序分析方法，针对集成电路静态时序分析的整个流程中的每个步骤都提供了并行化加速方案，包括计算RC时延、电路结构图分层预处理和延迟传播。在单块RTX2080 GPU上的实验结果相比大规模并行CPU实现最大加速3.69倍。

更多详情请关注

报告完整视频：https://www.bilibili.com/video/BV1pt4y1i7yE?p=37 

论文链接：https://doi.org/10.1145/3400302.3415631（将在会议结束后放出）

作者信息

郭资政，北京大学计算机科学技术系图灵班2018级本科生，2020年2月在林亦波老师指导下加入高能效中心并进行科研轮转。他的研究兴趣包括设计自动化中的组合问题的算法、数据结构和GPU加速实现。

个人主页：https://guozz.cn/

Tsung-Wei Huang is an assistant professor in the Department of ECE at the University of Utah. Prior to Utah, He was a research assistant professor in the Department of ECE and CSL at the University of Illinois at Urbana Champaign (UIUC). His research interests include parallel processing, computer-aided design (CAD), and machine learning. 

Webpage: https://tsung-wei-huang.github.io/

林亦波，北京大学高能效计算与应用中心助理教授。2013年毕业于上海交通大学微电子系，获得理学学士学位。此后分别于2017年和2018年在美国德克萨斯大学奥斯汀分校电子与计算机工程系获得硕士和博士学位。2019年6月加入北京大学信息科学技术学院。他曾获2020年国际物理设计专题研讨会（ISPD）、2019年设计自动化大会（DAC）、2018年Integration期刊、2016年SPIE Advanced Lithography会议的最佳论文奖。他目前的研究兴趣包括基于机器学习的芯片设计自动化（EDA）算法以及GPU/FPGA加速。

个人主页：http://yibolin.com.cn/

致谢

· 北京市科学技术委员会新一代信息通信技术创新项目（Z201100004220007）

· 国家重点研发计划光电子与微电子器件及集成重点专项（2019YFB2205000）